您当前的位置: 技术标准 > 技术动态

FPGA开发套件加速全高清HDR摄像机设计

时间:2011-04-01 00:00:00  来源:互联网  编辑:互联网

  为了向摄像机生产商提供高质量的HDR摄像机参考设计,帮助其快速开始基于FPGA的高清摄像机设计开发,莱迪思半导体(Lattice)日前发布了其最新的HDR-60摄像机开发套件。这是一款基于LatticeECP3FPGA系列可量产的高清摄像机开发系统,预载入了莱迪思合作伙伴HelionGmbH带有即插即用的评估版图像信号处理(ISP)流水线的IP核。该IP核可实现每秒60帧的1080p,并带有2D降噪和高动态范围(HDR)。

  Lattice负责市场业务的副总裁DouglasHunter表示,HDR-60套件的价值就在于“实现了最低系统材料成本的同时,还满足了原有的系统基础结构并保障了客户的投资”。据悉,该开发套件采用LatticeECP3-70FPGA进行设计;而ISPIP流水线仅需要一个33KLUTLatticeECP3-35器件即可实现整个1080p60的HDR摄像机设计。

  摄像机开发套件为何使用FPGA?Hunter对此说明说,目前的摄像机制造商更倾向于具备高像素密度和高动态范围的产品,而这就意味着“更多的数据+更多的处理”,传统采用DSP/ASIC/ASSP的视频摄像机此时则显得“心有余,而力不足”。来自ISCWest2010的调查数据显示,超过70%的厂商表示要将产品转移到兆像素传感器和HDR,而FPGA产品固有的并行性和可编程性,恰好能够为厂商提供各种性能,以满足市场的需要。

  Lattice高级产品营销经理NiladriRoy认为,开发套件为摄像机制造商提供了几大独特的优势,包括完全集成的HDR图像信号处理流水线,从传感器到HDMI/DVI显示器。使用一个Aptina720pHDR传感器和一个计划于2011第二季度推出的1080pHDR传感器,该开发套件还提供了业界最快的自动曝光、高于120dB的系统动态范围、高效的自动白平衡算法和2D降噪(在FPGA中所有都使用流模式而无需外部帧缓冲器),实现了超低延迟并进一步降低了系统成本。板上DDR2存储器还可以实现多种应用,诸如3D降噪、来自多个传感器的图像拼接、图像旋转和图像扭曲恢复。

  除了2个USB端口外,HDR-60还配有一个RJ45以太网端口、BroadcomBroadreachPHY和内置的BNC连接器,通过RG6同轴电缆以100Mbps实现最远可达700m的以太网传输,使客户能在其设计中集成压缩编码器。开发套件还支撑使用标准低成本的USB电缆方便地进行编程。同时,套件预载入的参考设计中包含的IP具有参数设置功能,支撑最高可达16兆像素。除了板上的HDRISP流水线参考设计,开发套件还拥有全面的ISP库支撑。ISPIP可根据客户需求,使用单独或和LatticeECP3FPGA系列器件绑定的许可证。

  HDR-60开发套件包括HDR-60摄像机主板、Nanovesta传感器板、1xHDMI电缆、1xHDMI-DVI适配器、2x标准USB编程电缆、通用电源和快速入门指南,开箱即可使用。外形大小符合市售摄像机外壳尺寸并能够同时支撑两个传感器,可实现快速评估和高清HDR摄像机样机的设计,适用于安防、交通控制、视频会议和汽车应用。

来顶一下
返回首页
返回首页


上一篇: 就行业系统状况分析弱电智能化的发展 下一篇:物联网技术在安防中的应用浅析

相关文章
    无相关信息


发表评论 共有条评论
用户名: 密码:
验证码: 匿名发表

推荐资讯
微波红外探测器
微波红外探测器
对讲门铃可视通化电子可视门铃
对讲门铃可视通化电子
楼宇防盗对讲,智能门禁系统
楼宇防盗对讲,智能门
校园安全管理一体机 孩子安全有保障
校园安全管理一体机 孩
热门资讯
最新资讯
XML 地图 | Sitemap 地图